avevo letto io male....avevocapito i primi tre capitoli....mi spiace...da li ho preso tutto...

Dopo essere stato anche a ricevimento ed aver completato l'esame, faccio qualche ulteriore segnalazione per completezza.

Oltre a quanto già riportato da Di Biase, segnalo che, anche se pochissimo richiesti all'orale, il programma comprende anche degli accenni sul modello del "Bus Sincrono" e del "Bus Asincrono" presenti sull'Hamacher (in pratica basta studiare solo quei pochi schemi coi diagrammi temporali a partire da pag 387) e il "Modello a Bus Unico" del capitolo 10 (lo schema a pag 499 e come funzionano i segnali di controllo per regolare i registri).
In particolare, potrebbe anche chiedere di spiegare l'intero ciclo d'istruzione di una semplice istruzione assembly nelle fasi di fetch, operand assembly ed execute. In tal caso, si può procedere sia usando il formalismo mostrato nel capitolo 10 col modello a bus unico, o anche con delle assegnazioni del tipo MAR:=PC, PC:=PC+2, ecc.

Ho anche notato che un'altra domanda molto quotata (per i 9 crediti) è quella sulla minimizzazione di una funzione booleana, cioè come funziona la matrice di copertura.

Confermo anche che le memorie di massa non sono richieste.

Un consiglio sugli esercizi sulle reti sequenziali, in particolare sul riconoscitore di sequenza: prestate molta attenzione alla traccia e accertatevi se i bit in ingresso vadano considerati in serie, cioè indipendentemente dalla posizione in cui entra la sequenza d'interesse, o se invece siano "assegnati", cioè da considerare come se fossero forniti in ingresso in parallelo, tutti insieme.

Ad esempio: "Progettare un riconoscitore che,assegnati 3 bit in ingresso, riconosca la sequenza 110"
In tal caso, solo se i tre bit consecutivi, considerati a gruppi sono esattamente 110, l'uscita dovrà andare ad 1, non vanno bene sequenze intermedie.
Quindi l'ingresso 001 010 110 produrrà 000 000 001