Sono disponibili, presso l'Area Download (
http://www.cdp-r.com/sito/index.php/View-details/Elettronica-Digitale/21-Esercitazione-20.5.09.rar.html ), tutto il materiale , quiz e esercizi, riguardante tale esercitazione.
Ricordiamo che il download è ammesso solo agli iscritti al sito, se non l'avete ancora fatto, registratevi.
OPAAAAAAAAAAAA'
-------------------------------------------
Traccia:
1. Caratteristica di trasferimento di una porta TTL
2. Disegnate il layout di una porta logica complessa in logica CMOS che implementi la funzione y=not[( A+B )C].
La porta logica che progettate pilota una capacità di 100 fF.
Dimensionate la porta logica in modo da avere lo stesso tempo di propagazione nel caso peggiore di un’invertitore CMOS, la cui larghezza di canale dell’NMOS è 6λ, che pilota una capacità di carico di 50fF.
3. Simulate in SwitcherCad il circuito progettato e misurate il tempo di propagazione altobasso
nel caso migliore e nel caso peggiore.
Preferiti: 0
