Ciao raga...bellissimo il sito!!!!!
qualcuno sa dirmi in che consiste l'esame per chi nn ha svolto le esercitazioni e quali sono gli esercizi più frequenti che il prof dà da risolvere in microwind?!?
grazieee

Io avevo consegnato le esercitazioni, ma ho saputo che oggi la prova in Microwind consisteva nel fare il layout di un oscillatore ad anello (con 3 invertitori)

la traccia era semplice, a meno di un esercizio un po' diverso 1):
1) porte in cascata con uguale tempo di propagazione (segnali a,b,c), determinare la minima durata dei segnali affinchè il segnale in uscita Y duri 2 tp.

Il disegno:

Codice: :

a-------------->                                       NAND--->inv--->                   b--inv---inv--->                          AND                c------------------------------->

I risultati: b = 2tpo, a = 4tpo, c=6tpo



2) una pal..mettere le crocette

3) ROM dinamica, matrice nand...mettere i transistor per certe parole e temporizzazione dei segnali phi e w (generica world line)

4) temporizzazioni di un JK (che bisognava fare in NAND-NAND, o cmq metterci un invertitore da qualche parte, ma non si capiva molto bene dal testo e non ti dicono niente perchè "l'interpretazione del testo fa parte della valutazione), per J=K=1

ciao ciao

Per il punto 4 posso dire che non per forza il JK si doveva fare a porte NAND NAND , al sottoscritto che l'ha fatta il AND NOR il prof non l'ha data sbagliata , e neanche a chi l'ha fatta con AND NOR + invertitori di ritardo nei rami di retroazione.
Cmq esame facile.
Attenzione alle prox sedute il prof ha detto che sarà più tosta... vabbe non scoraggiatevi

ciao! Non so se a qualcuno può servire, cmq nella prova del 1/2/10 è uscito:
1. y= a+bc+def (tutto negato), circuito elettrico, grafi e percorso di eulero, layout.
2. Bicmos, schema elettrico e dimensionamento mediante tempi di propagazione tphl=tplh.
3. Di una funzione And a 5 ingressi, valutare per una logica domino pilotata da un inv a area minima
cosa succede:
a)uscita in fase di precarica (bassa)
b)in fase di valutazione con ingressi della And bassa (nessuna transizione)
c)in fase di valutazione con ingressi della And tutti alti (L-H)
d)tempo di propagazione della domino (6tp +tp)
4. Dram a 1 transistore, schema, temporizzazione, e varioazione di Vr.