Ho un piccolo problema con i tp nel worst case.
Durante l'esame può capitare (come già è capitato) che la traccia chieda di calcolare i tpLH e HL nel worst case....
ora, se non ho a disposizione il microwind per fare le prove, come faccio a sapere quali sono gli ingressi (1,0,0->1,1->0) da dare agli ingressi per avere un wc?
forse la domanda può sembrare banale... ma è da un po' di tempo che ci sbatto e non sono riuscito a trovare nulla in merito sul libro.

Chiarisci la domanda: credo ti riferisca alla solita catena di porte logiche e (spero) non alla singola porta complessa FCMOS.
Allora non credo ci sia un metodo standard, ci vuolo un po' di occhio, ma negli esercizi si trova facilmente un percorso con molte più porte degli altri e che costituisce quindi il cammino critico.
Parti dall'uscita e, muovendoti a ritroso verso gli ingressi, considera quali transizioni, porta per porta, causano un tempo di propagazione maggiore.
Ricerca i percorsi che coinvolgono il max numero di ingressi per le singole porte, o meglio il max numero di MOS in serie.
Per valutare il ritardo delle singole porte, detto T_po il ritardo dell'invertitore di riferimento, si ha:
Tp_lh = M*T_po dove M è il numero di mos in serie nella rete di pull-up, oppure Tp_hl = N*Tp0, dove N è il numero di mos in serie nella rete di pull-down.
Possono esistere più combinazioni di variabili che producono il Tp_wc. Tipicamente è sufficiente far variare una sola variabile (1->0 o 0->1) e tenere fisse le altre.

Trick: dalla pratica degli esercizi, una volta trovata la combinazione corrispondente al Tp_lh_wc è immediato (spesso basta invertire la transizione della variabile che commuta) trovare la configurazione di ingressi che produce il Tp_hl.

Un esempio è svolto nel capitolo 13, dopo aver introdotto la logica FCMOS, altri esercizi sono nell'area download.