|
L'esame prevede domande teoriche generiche (adder, interconnessioni, modelli MOS, distribuzione alimentazione etc.) e domande riguardanti il VHDL. La tesina praticamente la sfoglia solo, ti può chiedere solo qualcosa del tipo: "nella tesina dov'è che abbiamo visto questo..." giusto per vedere se veramente l'hai fatta tu.
A me ha chiesto di fare la timing analysis di un circuito (che aveva già prestampato su un foglietto...) rispetto al ritardo minimo (caso early), mi ha mandato a posto (nel frattempo in parallelo ha fatto un'altra domanda a un altro ragazzo). Dopo poco mi ha chiamato e mi ha fatto domande relative al tempo di hold, a come ottimizzare il path critico e di prendere sulla tesina un caso nel quale si è avuto lo slack negativo per il tempo di hold. Dopo mi ha chiesto di capire cosa venisse sintetizzato da due processi scritti dal prof. L'ultima domanda riguardava gli addizionatori veloci parallel prefix e le differenze tra le varie tipologie.
Come altra possibile domanda VHDL può chiedere di scrivere un codice VHDL che sintetizza uno schema a blocchi sempre dato da lui.
In definitiva l'esame se si studia è fattibile, il prof è largo di voti e vuole sapere quello che ha fatto durante il corso. Meglio rispondere direttamente alla domanda fatta che girarci troppo attorno.
Spero di essere stato utile. Buono studio!
|
Preferiti: 0
