Prima di tutto voglio sfatare il mito secondo cui la Sasso è piu' "rompipalle" del proff d'Alessandro. Non è assolutamente vero. Entrambi sono bravi professori e fanno bene il loro lavoro.
In cosa consiste l'esame:
Il professore consegna un foglio con 3 domande(una per ogni macroarea del programma: introduzione + mos, memorie, logica bipolare) da rispondere per iscritto e vi augura come di consueto 'buon lavoro'. Si ha tutto il tempo che si vuole per rispondere e a detta sua "nel limite dell'accettabile" (come è ovvio che sia). Quindi state tranquilli sul tempo. Il professore vi da il tempo che vi serve e se proprio non riuscite a rispondere a tutto, entro un certo tempo, può fermarvi ed eventualmente cominciare a chiedervi qualcosa. In ogni caso, dopo aver risposto alle domande, il proff. d'Alessandro o la Sasso comincia a chiedervi qualcosa relativo alle domande scritte. Piu' siete precisi nel rispondere e nell'argomentare le cose che avete scritto e minor domande vi saranno poste. Almeno questo è quello che ho potuto constatare. I proff. non vi metteranno MAI pressione e cercaranno in tutti i modi di promuovervi anche con un voto basso. Per essere promossi basta fare 1 domanda su 3. In questo caso il voto sarà basso (probabilmente tra un 18-20) ... con due domande credo che al max si possa prendere 25/26 ... e con 3 domande ed un orale decente tranquillamente 30. Dopo aver visto le domande e relative domande a corredo si passa alla TESINA. Non sottovalutate la tesina. Fatela BENE BENE BENE. Se e' fatta cosi' bene ad essa sarà solo data una occhiata e saranno meravigliati dal lavoro svolto. Eventualmente possono seguire solo poche domande (ad esempio cosa indica l'ossido che microwind indica con colore giallo). Nulla di impossibile. Però la tesina è importante. Fatela bene. A me è venuta 40 pagine. (piu' avanti darò maggiori spiegazioni riguardo alla tesina). Vista la tesina e fatta qualche domandina (se è il caso) vi sarà subito dato il voto. Il voto è quello GIUSTO: nulla di piu' nulla di meno. Non ho mai visto nessuno lamentarsi del voto di CD.
L'esame si può svolgere o nel suo studio o in una delle aule di via claudio (in ogni caso il proff. scrive tutto sul suo sito). Si presenta quasi puntuale all'appuntamento. Max 30 minuti di ritardo....

Tipologie di domande:
Spesso questa è la parte più ostica da capire: Quali domande il professore ci consegnerà? Bisogna studiare tutto il programma ? E' possibile saltare qualcosa ??. Bhe dipende. Le domande effettivamente vertono su tutto il programma ed è difficile stabilire cosa è piu' importante di altro. Una cosa che posso senz'altro dirvi è che, se avete poco tempo a disposizione, potete saltare la parte sulle logiche BIPOLARI o fatela molto grossolanamente o fate solo La TTL(che a mio parere è quella che ricopre piu’ importanza e non è neanche tanto difficile da capire). Potete avere culo e vi capita la domanda sulle TTL. SE non vi capita poco male … ci sono le altre 2 domande(che non riguardano le logiche bipolari) che vi assicurano in ogni caso di superare l’esame. Fate una scelta ALL’INIZIO prima di iniziare a studiare e proseguite in questo senso. Qui sotto tramite indagine e tramite professore sono riuscito a recuperare alcune domande fatte durante l’esame. Svolgetele TUTTE. Magari vi capita proprio una di queste. E’ anche un modo per capire di che tipo possono essere ste domande.



Prova 42:
1) Illustra la procedura di dimensionamento di una NAND a 4 ingressi in logica PSEUDO-NMOS tale da soddisfare le “specifiche esplicite”:
- Vol = Vol*
- Pd = Pd*
Si assume VTH = |VTP|
2) Determinare l’espressione della Pd statica di un invertitore TTL STANDARD. Disegnare le porzioni di circuito affette d’analisi chiarendo quali sono le regioni di funzionamento dei BJT presenti in esse
3) Si assume di dover realizzare una memoria SRAM 4T di 1MBit; le resistenza in silicio policristallino siano caratterizzate da valori noti di WR, LR e p_quadro. Determinare la tensione di alimentazione VDD che consente di avere una potenza dissipata complessiva Pd(chip) = Pd*

Prova nonsisa:
1) Si assume di dover realizzare una memoria SRAM 4T di 1MBit; le resistenza in silicio policristallino siano caratterizzate da valori noti di WR, LR e p_quadro. Determinare la tensione di alimentazione VDD che consente di avere una potenza dissipata complessiva Pd(chip) = Pd*
2) BJT: descrivere il circuito di interfacciamento tra porte ECL (10k) e TTL(standard)
3) Illustrare il funzionamento letturascrittura di una SRAM 6T. In particolare chiarire la necessità d’utilizzo della logica tristate.

Prova 130
1) Illustrare con l’ausilio di diagrammi temporali delle principali grandezze elettriche nel dominio del tempo, cosa avviene in fase di lettura di una memoria SRAM 6T, se i dispositivi MN e T non sono stati correttamente dimensionati( se in pratica si fa un dimensionamento errato)
2) Determinare l’espressione della Pd dissipata dagli stadi traslatori di livello di una porta logica complementare ECL 10k.
3) Determinare l’espressione esatta del tPHL relativo a un invertitore CMOS simmetrizzato

Prova 88
1) Dato un invertitore PSEUDO-NMOS con VDD e VTH = |VTP| note, determinare l’espressione del tP nell’ipotesi in cui il PMOS sia sempre in pinch-off nell’intervallo [Vol, VSW/2].
- Valutare poi se tale ipotesi(di aver supposto che il PMOS sia sempre in pinch-off) può ritenersi fondato per VTH=1V e VDD=5V
- Calcolare infine l’espressione del PDP
2) BJT: Dato l’invertitore TTL Standard, disegnare la caratteristica di ingresso valutando le coordinate dei punti + significativi .
3) Discutere la modalità di funzionamento dell’amplificatore di lettura OBL nelle memoria DRAM 1T


CONTINUA .... (vedi giu')

Prova 12
1) In cosa consiste la tecnica di indirizzamento bidimensionale associata a memorie ROM . Illustrare la procedura facendo riferimento ad una memoria 2^6x4
2) Implementare la funzione complessa Y = NOT((A*B*C)+C*(D*E)) in logica NMOS con carico a svuotamento (cioè in logica NMOS ED) e dimensionare il circuito ottenuto sulla _base_ delle specifiche VOL TH = |VTP| . Si assume che la capacità di uscita dell’inverter pilota sia C = CFAN-OUT (anche se N è pari a 1). Sia valuti il tempo di propagazione tp per pilotare la porta a valle. Determinare le lunghezze di Gate degli NMOS di pull-down.
2) BJT: Ricavare la caratteristica di uscita per uscita alta per TTL standard derivando le coordinate dei punti piu’ significativi. Fare opportune considerazioni in merito al pessimo FAN-OUT N*.

Prova 3
1) Mos: valutare VIL e VIH in un invertitore NMOS ED.
2) BJT: Determinare la caratteristica di ingresso di un invertitore TTL(standard)
3) Discutere il progetto di un decodificatore in logica pseudo-nmos a livello porta logica e a livello transistore . illustrare altresi vantaggi e svantaggi connessi a tale implementazione
Prova 70
1) Si consideri una NOR a 2 ingressi in logica pseudo-nmos per la quale siano noti VDD, VTH, VTD, K’, C=capacità parassita uscita. Dimensionare il circuito in modo da avere VOL = VOL* ; tP = tP* [nel caso worst-case]
2) Illustrare la caratteristica di trasferimento Vo,OR e VO,NOR in funzione della VI una porta ECL 10k
3) Descrivere i dettagli del perché la logica NMOS ED è inadatta per rappresentare le memorie SRAM. Chiarire, inoltre, perché nelle SRAM si adotta una coppia di bitline per colonna.
Prova 26
1) Dato un invertitore CMOS, descrivere analiticamente i tratti in cui la VTC può ritenersi suddivisa
2) Descrivere la strategia di indirizzamento bidimensionale delle memorie ROM e le motivazioni che hanno portato all’introduzione di queste ultime
3) Descrivererappresentare la VTC di un invertitore RTL a vuoto
Altri tipi di domande (che possono anche essere chieste all’orale)

1) potenza dissipata per un invertitore cmos simmetrizzato
2) dimensionamento stadio disaccoppiatore con N=2 invertitori in logica cmos
3) dimensionamento ecl 10K.
1) Cos'è la modulazione di canale?
2) Perchè si usa il silicio policristallino?
3) Cmos: tempo di propagazione fan out unitario?


1)perchè il multiplexer è chiamato blocco logico universale?!
2)Scelta da effettuare x realizzare il tratto verticale nella logica pseudo-nmos!!
3)Regole di progetto
4)Costruzione fisica del Mos con regole di composizione e progetto

1)Tempo di transizione di un Nmos EE ?!?!
2)Giunzioni P/N ?!?!
3)Definizione di soglia logica ?!?!

Argomenti e materiale didattico
Abbiamo detto che il programma è diviso in 3 macroaree e cioè:
Prima macroarea:
Circuiti di principio, logiche NMOS R, NMOS EE, NMOS ED, pseudo-NMOS, CMOS

Seconda macroarea:
Scaling, circuiti buffer, logiche a porta di trasmissione, circuiti combinatori, logiche dinamiche, circuiti sequenziali, memorie ROM e RAM

Terza macroarea:
logiche bipolari: Logiche RTL, DTL, TTL, CML, ECL

Riguardo la prima e la seconda macroarea consiglio vivamente di studiare unicamente dalle slide. Sono veramente ben fatte. Riguardo la terza macroarea bisogna studiare dagli appunti (sconsiglio il libro di spirito). Studiate dagli appunti di un vostro amico o su quelli che si trovano nell’area download.


La Tesina
Come ho già detto all’inizio, la tesina è importante. Sconsiglio di stamparla in bianco e nero. Sconsiglio di stamparla a casa. Andate in cartoleria (da Filippo ad Agnano ad esempio) e stampatela. 40 fogli(carta di qualità) stampe a colori a me è costata insieme a rilegatura all’incirca 15€. L’impatto psicologia e visivo è importante. Non presentatevi con fogli sparsi e stampati male. Spendete qualcosa in più ne vale la pena (tanto … gia’ sappiamo che ormai anche per studiare ci vogliono SOLDI). Come dice il proff:
“E' obbligatorio sviluppare una tesina (individuale) con almeno 3 esercizi, di cui almeno uno sulle logiche bipolari.
In particolare, bisogna effettuare un'analisi (statica e/o dinamica) SPICE (con PSPICE o LTSPICE) dei circuiti scelti; per almeno un esercizio (sui circuiti in tecnologia MOS) è necessario sviluppare il layout del circuito tramite Microwind2 nel rispetto delle regole di progetto e di composizione. Durante il corso viene fornito supporto didattico per il software PSPICE e per il layout editor Microwind2.
“
Non ho nient’altro da aggiungere a parte il fatto che riguardo le logiche bipolare potete anche non portare un vero e proprio esercizio. Ad esempio potete mostrare come si sviluppa una VTC RTL o TTL e cosi’ via. Insomma spiegare con il supporto di SPICE un argomento teorico delle logiche bipolari (e non per sforza svolgere un esercizio specifico).

Tra gli esercizi potete portare quelli che lui svolge al corso eo presenti nelle slide. Potete anche inventare un esercizio e svilupparlo.

Questo è quanto. Spero di aver fatto cosa gradita.
Un saluto, black

Meraviglioso contributo,
meritevole di esser messo in evidenza, come ho appena fatto.

Buono studio,
Gaddu

Con tutte le informazioni che ho potuto recuperare qui sopra è il minimo che si possa fare ... ah gaddu... ti ho inviato una email ..Fammi sapere ... un saluto

Mi permetto di aggiungere un piccolo dettaglio riguardo al non studiare le logiche bipolari. A domanda specifica di uno studente, durante il corso il professore ha detto che "si è promesso di non mettere più di 25-26" a chi non risponde al quesito dedicato a quest'argomento. Una notizia buona o cattiva a seconda delle proprie ambizioni...

Iscritto da poco su questo sito, proprio per cercare informazioni relative al prof. D'Alessandro e subito ho trovato questo interessante post.
Quindi mi unisco naturalmente ai ringraziamenti all'utente black!

Aggiungo la prova che è capitata a me
Prova 61
1) TTL: potenza dissipata e regioni di funzionamento
2) Discutere dei problemi elettronici della logica CMOS dinamica
3) Dimensionare la porta Y=NOT(ABC+DA)

Domande sparse di altri scritti:
Tecniche di ossidazione
D latch: possibili implementazioni
Discussione dei punti di equilibrio di un latch generico
Confronto tra tecniche di scalamento a tensione costante ed a campo costante.
Dimensionamento di ECL 10k

Questo è tutto quello che ricordo; vi do un consiglio: quando scrivete qualcosa relativa a qualche problematica,se c'è un modo per risolverla non scrivetelo,così,all'orale,vi fate fare una domanda di cui certamente sapete la risposta.

Salve ragazzi, dal momento che non ho potuto seguire l'ultimo mese di lezioni volevo sapere se gli appunti di Maggiacomo, presenti nella sezione download, fossero sufficienti per preparare quest'ultima parte del corso.
Grazie mille in anticipo per la disponibilità!

Si,sono piu che sufficienti

le richieste della prova 103 sono grossolanamente queste:
1) dimensionamento ECL 10K
2) descrivere la problematica del charge sharing. Descrivere la logica domino e la nora inoltre precisare perché viene detta domino
3) potenza dissipata (dinamica) di un invertitore CMOS simmetrizzato